Super.FinSim.v8.1.1.LINUX64

	设为首页		友情链接
	在线留言		发表文章
	加入收藏		广告联系

服务器

小说专版

数据库

Solaris

专题：

SOA

您现在的位置：刺猬宫 >> 下载中心 >> 专业软件（免费送光盘） >> 专业软件 >> 软件信息

专题栏目

Super.FinSim.v8.1.1.LINUX64

运行环境： Win9x/NT/2000/XP/2003		文件大小： 0 K
软件等级：		软件类别：国外软件
开发商：佚名		软件语言：英文
相关链接：软件演示地址软件注册地址		软件属性：热
下载次数：本日：　　本周：　　　　本月：　　总计：		授权方式： OEM版
下载次数：本日：　　本周：　　　　本月：　　总计：		解压密码：
软件添加：审核:admin 录入:16530		添加时间： 2006-10-6 20:36:09

::下载地址::

下载地址1

::软件简介::

Super-FinSim 仿真环境由一个附带OVI的Virology编译器，一个仿真构件和一个仿真内核组成。Verilog编译器用于（1）检查设计的句法和语意的正确性，（2）依据设计要求产生配置仿真内核所要求的代码和数据。（3）选择性的产生一个供其它应用程序处理的中间格式表达。仿真构件用于链接构成一个仿真器所需要的所有文件，例如，编译器的输出和仿真内核。主C链接器用于此目的。仿真内核是所有Veilog设计仿真公共代码。一旦配置完成，仿真内核就成为一个定制的Verilog设计的仿真器。Super-FinSim的仿真器可以运行
Super-FinSim Verilog 编译器有一个快速和强大的能进行广泛错误检查和恢复的分析器。此外，分析器能产生标明潜在设计错误的警告信息代码，例如，交换一个越界的数组元素。
Super-FinSim Verilog 编译器支持来自Verilog-XL的一些编译器选项，包括控制库搜索功能的选项。为便于引用命令文件同样得到支持。必需事先指定希望的Super- FinSim 仿真器模式，不管是编译，解释或编译、解释的混合状态。如果不指定，Super-FinSim将会试图仿真编译模式下的整个设计，如果发现了一个许可的编译仿真器，否则，将在解释模式仿真设计。所有的编译信息储存在登记文件‘finvc.log’。
Super-FinSim仿真器使用仿真内核的波形例程接口支持实时波形显示。最近的Super-FinSim从数据I/O的工程捕捉系统（ECS）和 Veribest’s Veriscope支持实时波形显示。用ECS波形显示构造仿真器，必须指定选项‘-ecs’。用Veriscope波形显示构造仿真器，必须指定选项 ‘-veriscope’。
这里提供的是Linux64平台上使用的版本。

::相关软件::

没有相关软件

::下载说明::

* 为了达到最快的下载速度，推荐使用网际快车下载本站软件。
* 如果您发现该软件不能下载，请通知管理员，谢谢！
* 未经本站明确许可，任何网站不得非法盗链及抄袭本站资源；如引用页面，请注明来自本站，谢谢您的支持！

网友评论：（评论内容只代表网友观点，与本站立场无关！）

【发表评论】

- 关于我们 - 合作伙伴 - 友情链接 - 广告刊登 - 投稿热线 - 在线留言 - 版权声明 - 联系方式 -
	IT公社版权所有粤ICP备05127012号
	Copyrigh@2005-2006 itqoo.com.Inc All Rights Reserved 推荐分辨率 1024*768
	联系站长：E-Mail:itqoo@126.com MSN:urchincc@hotmail.com QQ:
	特别感谢:亿太网络提供空间支持